PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-082363

(43)Date of publication of application: 08.04.1991

(51)Int.CI.

HO2M 3/155

(21)Application number : 01-216920

(71)Applicant: SHARP CORP

(22)Date of filing:

23.08.1989


(72)Inventor: KUMADA KIYOSHI

(54) STABILIZED POWER CIRCUIT

(57)Abstract:

PURPOSE: To prevent consumption of power when output currents are cut off by providing a switch, which mask and breaks the input sigal from outside, in series with a control circuit, which makes and breaks the currents from an output terminal.

CONSTITUTION: A stabilizing power source circuit 20 takes in output voltage from an output power supply path 35 through a potential divider 24 and inputs it into the terminal 29b of the comparator 29 of a control circuit 23. The reference voltage 30 generated by a reference voltage feeder 30 is input into the terminal 29c of the comparator 29. The gate of a transistor Tr27 is controlled with the output 29d of the comparator 29, and the make and break of Tr27 is done, and the make and break of Tr21 is controlled thus maintaining the output voltage Vout constant. a switch 22, to be opened/closed by an external signal, is arranged between an input terminal Vin and the feeder path 36 for the control circuit 23 thus feeding/interrupting current



according to make/break of the switch 22. Since power supply to the control circuit 23 is interrupted upon turn OFF of the switching Tr21, power consumption is saved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出頭公開

@ 公 開 特 許 公 報 (A) 平3-82363

⑤Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成3年(1991)4月8日

H 02 M 3/155

B 7829-5H

審査請求 未請求 請求項の数 1 (全5頁)

の発明の名称 安定化電源回路

②特 願 平1-216920

20出 頭 平1(1989)8月23日

何一発明者 熊田

清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

勿出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 原 謙 三

明 細 看

1. 発明の名称

安定化電源回路

2. 特許請求の範囲

1. 出力端子に電源出力を供給する電源出力給電路に直列に介装され、この電源出力給電路はれた。 れる電流を制御し、かつ制御回路から入力常力 れる電流を制御し、かつ制御回路から入り御索子の電流制御動作を制御する被制御素子の電流制御動作を制御すると共和な スイッチング手段のOFF動作によって被制御から スイッチング手段のOFF動作によって被制御から スイッチング手段のOFF動作によって被制から の入力によりON/OFF動作を行うスイッチング手段とを備えた安定化電源回路において、

上記のスイッチング手段は、制御回路への監測 給電路に直列に介装されていることを特徴とする 安定化電源回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、電源出力の安定化を図る安定化電源回路に関するものである。

(従来の技術)

従来の安定化電源回路としては、第3図に示すように、電源出力給電路12に被制御案子としてのpnp型のトランジスタ2が介装され、このトランジスタ2により、電源出力給電路12を流れる電流を制御すると共に、電源出力給電路12を断接する直列制御型安定化電源回路が知られている。この安定化電源回路は、上記のトランジスタ2と、制御回路3と、分圧回路4を構成する抵抗10・11とを備えている。

トランジスタ2は、エミッタが入力端子Vinに接続され、コレクタが出力端子Vout に接続され、ベースが制御回路3におけるトランジスタ5のコレクタに接続されている。

制御回路3は、トランジスタ5と、保護回路6と、スイッチング手段7と、作動増幅器8と、基準電圧供給回路9とからなる。

作動増幅器8の反転入力端子8bには、分圧圏 路4から抵抗10・11により出力電圧を分圧し て得た比較電圧が入力され、非反転入力帽子 8 c には、基準電圧供給回路9の基準電圧出力端子9 aより基準延圧が入力される。作動増組器 8 は、 これら入力電圧の比較資質結果を電袋出力として 出力帽子8dからトランジスタ5のベースに供給 する。トランジスタ5は、ベースに入力された電 流に応じて、コレクタ・エミッタ間の抵抗値を変 化させ、トランジスタ2のベースからの吸い込み 電波を制御し、これによりトランジスタ2のコレ クタに接続されている出力増子 Vout の電圧を変 化させるようになっている。即ち、分圧回路 4、 作動増幅器8、トランジスタ5およびトランジス タ2によって構成されるフィードバックループに より、作動増幅器8の非反転入力端子8 c の基準 電圧と反転入力端子8 b の比較電圧とが等しくな るように制御され、出力端子 Vout から一定電圧 が出力されるようになっている。

ه مثلهٔ ..

一方、スイッチング手段では、作動増幅器8の

回路 9 とが作動状態となっている。このため、電力がむだに消費されるという問題点を有している。

[課題を解決するための手段]

〔作 用〕

上記の構成によれば、スイッチング手段がON したときには、制御回路に電源が供給され、制御 回路が作動して被制御索子がON動作し、電源出 出力協子とグランドとの間に設けられ、制御培子
7aへの人力信号に応じて、嫡子7b・7c間の
ON/OFFを行うようになっている。そして、
スイッチング手段7のOFF時には、出力端子V
outから所定の電圧が得られる一方、ON時には
、作動増幅器8の出力端子8dがグランドに短絡
され、トランジスタ5とトランジスタ2とがOF
Fとなり、出力端子Voutからの出力電圧が遮断
されるようになっている。

尚、保護回路 6 は、トランジスタ 5 のエミッタ 電流を制御して、出力境子 Vout から出力される 過電流、および出力調子 Vout の短絡時の保護を 行うものである。

[発明が解決しようとする課題]

ところが、上記従来の構成では、スイッチング 手段 7 が 0 N となり、出力端子 V out の出力電圧 が 0 F F となっている場合であっても、作動増幅 器 B の電源供給端子 B a と基準電圧供給回路 9 の 電源供給端子 9 b とには、入力端子 V inからの入 力電圧が供給され、作動増幅器 8 と基準電圧供給

力給電路に流れる電流が制御され、出力端子から 所定の電源出力が得られる。

一方、スイッチング手段がOFFしたときには、制御回路への電源の供給が遮断され、制御回路は作動を停止し、被制御素子にOFF信号が入力される。これにより、被制御素子はOFF動作を行い、電源出力給電路が遮断され、電源出力がOFFとなるときには、制御回路への電源の供給がOFFとなるので、電力がむだに消費されることがなくなる。

(実施例)

本発明の一実施例を第1図および第2図に基づいて説明すれば、以下の通りである。

本発明に係る安定化電源回路 2 0 は、第1 図に示すように、被制御案子としてのpnp型のトランジスタ 2 1 と、スイッチング手段 2 2 と、制御 国路 2 3 と、分圧回路 2 4 とからなる。

トランジスタ21は、入力端子Vinと出力端子 Vout との間の電源出力給電路35に選列に介装 されており、エミッタが入力端子 Vinに接続され、コレクタが出力端子 Vout に接続され、ベースが制御国路 2 3 のトランジスタ 2 7 のコレクタに接続されている。

الأران الماسي الم

スイッチング手段22は作動増幅器29と基準 ほ圧供給回路30とに電源を供給する電源給電路 36に直列に介装されている。スイッチングが 22は入力端子22aと出力端子22cとの間の 疎通および遮断を制御する制御端子22bを有し 入力端子22aが入力端子Vinに接続され、出 力端子22cが作動増幅器29の電源供給端子2 9aと基準電圧供給回路30の電源供給端子30 bとに接続されている。

上記スイッチング手段 2 2 の内部等価回路は、 第 2 図に示すように、トランジスタ 3 3 · 3 4 と 抵抗 3 1 · 3 2 とからなる。トランジスタ 3 3 は 、エミッタが入力端子 2 2 a とトランジスタ 3 4 のコレクタとに接続され、ベース・エミッタ間に 抵抗 3 2 が接続されている。さらに、トランジスタ 3 3 は、ベースが抵抗 3 1 を介して制御備子

そして、上記の分圧回路24、作動増幅器29、トランジスタ27およびトランジスタ21により、カフィードバックループが構成され、このフィードバックループにより、作動増幅器29へ入力される比較電圧が基準電圧と等しくなるようにトランジスタ21が制御され、出力端子 Vout から一定電圧が得られるようになっている。

また、保護回路28は、主にトランジスタ27

2 2 b に接続され、コレクタがトランジスタ 3 4 のベースに接続されている。トランジスタ 3 4 は、エミッタが出力端子 2 2 c に接続されている。したかって、上記スイッチング手段 2 2 c は、制御 は子 2 2 c との間が運通して O N となる一方、制御 は子 2 2 c との間が運動して C N となる一方、制御 は子 2 2 c との間が遮断されて O F F となる。

分圧回路24は、出力端子Vout と共通端子GNDとの間に直列接続された抵抗25・26で構成され、両抵抗25・26の接続点から、出力協子Vout と共通端子GNDとの端子間電圧を分圧して得た比較電圧を作動増個器29の反転入力端子29bへ供給するようになっている。

制御回路23は、トランジスタ27と、保護回路28と、作動増幅器29と、養単電圧供給回路30とを備えている。作動増幅器29は、反転入力端子29bに分圧回路24からの比較電圧が入

のエミッタ電流を制御して、出力嫡子 Vout から 出力される過電流、および出力端子 Vout の短絡 時の保護を行うようになっている。

上記の構成において、出力端子 Vout から所定の電圧を出力するときには、スイッチング手段 2 2 の制御端子 2 2 b に 0 V の電圧が印加される。これにより、スイッチング手段 2 2 が O N し、制御回路 2 3 の作動増幅器 2 9 と基準電圧供給回路 3 0 とに電源が供給され、これら作動増幅器 2 9 と基準電圧供給回路 3 0 とが作動する。これにより、トランジスタ 2 7 およびトランジスタ 2 1 が O N となり、出力端子 Vout から所定の電圧が出力される。

一方、出力端子 Vout からの出力を停止するときには、スイッチング手段 2 2 の制御端子 2 2 bを開放にする。これにより、スイッチング手段 2 2 が O F F となり、制御回路 2 3 の作動増幅器 2 9 と基準電圧供給回路 3 0 とに対する電源の供給が遮断される。従って、制御回路 2 3 の作動増幅器 2 9 と基準電圧供給回路 3 0 とが作動を停止し、

作動地幅器 2 9 の出力端子 2 9 d からの出力 電圧 が 0 V になり、トランジスタ 2 7 が O F P し、さ らにトランジスタ 2 l が O F F する。 これにより 、出力端子 V out からの出力が O F F となる。

(発明の効果)

本発明の安定化電源回路は、以上のように、に 力強子に電源出力を供給する電源出力給電路に 列に介装され、この電源出力給力力は を制御し、かつ制御国路から入りでは 特によって、の下下動作を制御すると共に、スイッチング手段のの下下動作によって被制御からのかまって、 下下信号を出力する側御田路と、外部からの大力によりのNグ下下面ののでであれると、外部からの大力によりのNでである。 とを確えた安定化電源回路への電源給電路に で介表されている構成である。

それゆえ、電源出力を停止させるためにスイッチング手段をOFF動作させたときには、制御国路への電源供給が遮断され、むだな電力消費を解

消することができる。これにより、消費電力量の 低波を図ることができるという効果を奏する。

4. 図面の簡単な説明

第1図ないし第2図は、本発明の一実施例を示すものである。


第1図は安定化電源回路の団路図である。

第2図は第1図に示したスイッチング手段の内 部等価回路である。


第3図は従来例を示すものであって、安定化な 源国路の国路図である。

20は安定化電源回路、21はトランジスタ(被制御素子)、22はスイッチング手段、23は 制御回路、24は分圧回路、35は電源出力給電路、36は電源給電路である。

特許出顧人 シャープ 株式会社 代理人 弁理士 原 雄 三野和



SF 2 821



38 3 20

